开云（中国大陆官方网站）Kaiyun科技股份有限公司 - 领先的GPU计算与AI算力解决方案

　　在9月7日举行的华为新品发布会上，华为正式推出搭载新一代自研旗舰芯片麒麟9050 Pro的Mate XT 2三折叠旗舰手机，并公布了该芯片的技术架构。作为华为6年磨一剑的旗舰芯片迭代产品，麒麟9050 Pro是首款商用落地华为逻辑折叠技术的处理器。

　　华为公司常务董事余承东介绍，麒麟9050 Pro芯片涵盖超快灵犀CPU、马良GPU计算单元、达芬奇架构NPU等，在大文件加载、多任务并行、渲染性能、端侧AI等方面，性能大幅提升。据了解，这是首款采用逻辑折叠技术的高性能芯片，打破了半导体行业沿用60年的摩尔定律“几何缩微”迭代逻辑，创新以“时间缩微”技术体系重构芯片运行架构。

　　今年5月，华为公司董事、半导体业务部总裁何庭波首次提出半导体全新演进路径——“韬（τ）定律”。围绕“韬定律”，华为提出“τ缩微”（时间缩微）概念，“逻辑折叠”作为一种设计方法论被提出。该方法通过将数字、模拟与存储电路在垂直方向进行有源层堆叠，在三维空间内重构电路布局，以缩短关键路径、降低互连延迟，并在性能、功耗与面积之间实现协同优化。

　　何庭波近日更新论文表示，“韬定律”与逻辑折叠技术的破局点来自芯片内部计算以外数据传输能量消耗的优化。“人在工作日的精力消耗，不只来自伏案工作的几小时，通勤同样消耗大量能量。”何庭波称，麒麟芯片的功耗下降，不是来自计算更少，而是来自数据传输更少。一个SoC模块中超过80%的能量用于数据搬运。传统芯片把所有电路铺在一个平面上，信号要从芯片一头跑到另一头，穿越数百微米甚至更长的导线。逻辑折叠技术把电路折叠成垂直堆叠的两层，通过40纳米级键合工艺实现了1.5微米键合间距，每平方毫米约50万个垂直互连，信号不再水平“长途跋涉”，而是垂直“坐电梯”，距离缩短了一个数量级。

　　论文数据显示，其典型核心走线%，部分关键路径缩短达70%；某处理模块的时钟布线的芯片晶体管密度从约每平方毫米1.55亿提升到2.38亿个，跃升55%。在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心下降41%。其中NPU尤为突出：29TOPS算力不变，频率降63%，电压从0.85V降至0.55V，功耗密度下降73%。

　　麒麟9050 Pro芯片及逻辑折叠技术也引发了资本市场高度关注。多家机构发布研报分析折叠芯片技术带来的全新产业链投资机遇。

　　东方证券表示：“根据华为预测，其2029年推出的麒麟CPU性能主频率可达4GHz，与采用3nm制程的苹果A19芯片相当，表明逻辑折叠方案可有效缓解先进工艺制程限制，突破现有性能天花板。”东方证券认为，基于逻辑折叠与混合键合，可有效提高算力芯片晶体管密度，有望使国产算力芯片在落后于海外的工艺制程下，取得更强的算力性能，加速国产算力芯片突破。

　　交银国际分析称，麒麟9050 Pro的商用落地，标志着逻辑折叠技术正式从实验室研发走向规模化商用，先进封装与EDA工具将成为半导体核心增量赛道。该芯片的极致性能高度依托3D堆叠、混合键合、TSV等先进封装工艺，扭转了行业“重制程、轻封装”的固有格局，产业链价值重心加速向封装测试、芯片设计服务转移。

　　交银国际表示，三维折叠架构对EDA跨层优化、全栈协同设计能力提出更高要求，国内EDA及先进封装龙头或将迎来国产替代红利期。

　　中信证券认为，麒麟9050 Pro采用的多层堆叠模式，有效提升晶圆利用效率，为国内晶圆代工企业带来稳定增量市场。随着该芯片全面铺货，华为折叠屏终端率先完成技术迭代，后续逻辑折叠技术将快速渗透AI算力、汽车电子、工业控制等高端场景，持续拉升行业景气度。整体而言，半导体产业链迎来结构性升级机遇，掌握先进封装、Chiplet、混合键合核心技术的企业，将率先享受技术迭代红利，业绩增长确定性突出。

　　展望未来，国金证券预计，半导体设备受“韬定律”推动，立体集成提升刻蚀、薄膜沉积、键合及后道测试设备需求，测试设备受益于HBM与先进封装扩产，国产替代加速。

　　业内普遍认为，麒麟9050 Pro的发布，既是华为高端芯片的重磅回归，也是国产半导体技术的颠覆性突破，为后摩尔时代全球芯片产业提供了低成本、高落地性的中国方案。